您的位置 首页 五金机械配件

sip系统

sip系统   本文详细描述了Si√P的各种系统级设μ计方法和各﹢自?的应用㏒领域,≧包3括堆叠式?芯片结构、…

sip系统

  本文详细描述了Si√P的各种系统级设μ计方法和各﹢自?的应用㏒领域,≧包3括堆叠式?芯片结构、相邻解决方?案、芯片叠加?技术(CoC)?以及三维通孔堆叠?式结构×

  蜂窝电话?和数码相机的迅∶速普及以及?它们对小型半″导体封装尺寸的要求使得⊿系统级封装(Si?P)解决方案变得?越来越流行。但SiP的优势不∣仅仅在尺寸方面。因为每?个功能芯片都可以单独开发,〒而∝系统级◎芯片(S$oC)必须作为大型的单芯片设计来开发,因此SiP具有比So?∽C¤更快的开发速度和更低的开?发成′本。

  早在2?001年,SiP解决方案就建?立在了功能芯片的基础㎝上,这?些功能芯片针对单芯片封?装经过验证、设计㎡和尝试。但⊕由于这些功能芯?片原本/是为芯片级?封装而设计,这样的解决方案在S∩i∵P开发中≤会产生严重的问㏄题。因为当?两个芯片进行堆叠时,它们的焊点经常无法?∷对齐。有时对应的焊点会位于这两个芯片相?对的两?侧,此时需要?通过插入器进行信号布线。

  通过多?层∑封装插入器完?成的信号÷连接有很大的=缺陷。由于走线长度的增加,信号完整﹢性会降低。另外,封?装插入器的成本?也?很高。为了克服这些缺点,设计工程师开发出了焊点位置∠适合更短走线连接的SiP芯片。例如,存储器接口焊点放在逻辑芯片的上?侧和下侧,?连接到外部引脚的信号焊点放在左右两侧。?如?果存储器芯片是长方形的,可以≌将焊点移到长2度较短的两条边上。然后就可以沿一个方向将逻辑芯片和存储≮器芯?片堆叠?±起来,将﹥存储器芯片的?短边连接到具有存储器接口焊点的逻辑芯片的≦上下两侧。

  另外,当??需要整合用不同晶圆工艺和不同代的加工工艺生产出来的芯片时,广泛?使用相邻SiP封装技术。例如,在?汽车应用中⌒的相邻SiP就可能包含了采用逻辑晶圆制造工艺生产?的信号处理器和采?用模拟晶圆制造工艺?生产的实际驱动器芯片。*在这种情况下,可以用新一代?晶圆工艺改善信号处理?器的性能和成本,sip系统而驱动?器芯片仍保持使用稳定℃的≥晶圆工?艺,因为它需要长期工作在12V电压下。由于新一代工艺∞不能处理更高的电压,这时Si㎏P就成了这种芯片组合≒的最佳候>选方法。

图:为了满足?移动设备的性能、功?耗和尺寸的要求,芯片叠加(CoC)方法不再采用金℉线连接,而是采用凸块连接方式。

  §同∮时提供模拟和数字功能的封装解决方案还会引起另外一个问题。如果?模拟芯片包含信号输入接收器或输出驱动器功⊙ ?能,?那么??信号、幅度和极性首先要受数㏑字芯片控制,然后通过?模拟芯片。这种??组?合通常是一种串行连接,通?常模拟芯片﹣尺寸要小于数字芯片?。如果这些整合使用♂堆叠式芯片结构,那么模拟芯片应放在数字芯片上面。

  信号会°从数字芯片焊点出来?,通过与封装插入器相连接?的信号线经过模拟芯片,※㈱这样信号就可以在模拟和数?字芯片间传输。此?时相邻SiP是更好的选择。

<  芯?片叠加技术

  相邻SiP解决方案?看起来?很象以前的微型多芯片模块,但原始单芯片性能的提高要求?增加子芯片。SiP中?芯片堆叠的想法最初来自于缩小整体?封装?尺*寸+的要求。可以将数?码相机当作近来同时要求高性能和小尺寸的典·型应用例子。目前流行的数码?∟相机通常具¥有500?万像素传感∴器,但几年?前典型的?传感器≯只有100万像素,也即这几年来要求的性能提高了五倍,同时要求降低所需功耗,确保目前数字相机有更长的电池寿命。为了满足这些看似矛?盾的要求?,许多公司开发出了芯片叠加(CoC)技术。采用这种℅技术后,在逻辑和存储器芯3片之间不再采用金线连接,而是采用凸块连接?方式。

 ?? 由于逻辑﹤芯片和存储器∷之间没有金线∈连接,因此信号数据‰传输速度能ml够变得更快。CoC方法也能降低?功耗∧,并具有专用I/♀O缓冲。?一般的双倍数据速率存储器总线上每个信号管脚焊点要求2.5V???信号摆幅、5m0mA最大电流和12?㏕5mW最大?功率。当使用专用I/O缓冲时,与传统130nm供电电压相同的1.2V∨信号摆幅将成?为合适的选择≡。

 £ 由¢于I/O缓冲负载只是点到点连接,∪因此可能只使用十分之一的电流。最终,工作频率可以提高五倍,电压降低№一半,电流降到十分之一,功耗只有四分㎜之一-。另外一个额外好处是芯片尺寸将变得更?小?。

  随着用于逻辑芯片的新一?代晶圆工艺的发×展以及‖对更多存储容量需?求的增长?,存储器芯片尺寸看£起来将超过逻辑芯片尺寸。这意味着将没有¬裸露的焊点≠区域可以用来建立外部管脚用的连接。超先进电子技术协会(ASAET)定义的三维通孔堆叠结构可以解决这个问题。由于o采用这种技术后会使逻辑芯片和堆叠存储器芯片?在三维通孔基底中建立很短的连接路径,因此即使小型逻辑芯片也能够∏在不降低信号完整性的前提下处理很大的存储容量。

  ?这一领域的开发工作才刚刚展=开,∥新方法和新技术层出不穷。?例如,设计师?可以选择与存储器芯片一样大小的逻辑芯1片㎞,并使用三mol维∫通孔基底将它与存储器芯片堆叠在一起。通过这样重复逻辑芯片和堆叠存?储器芯片结构,设@计师最终?可以创?建一个具有”巨大存储容量”的SiP。??

  SiP解决%方案有多种形式,包括旨在缩小外形尺寸的堆叠式芯?片结构,适合I/O端接功能芯片?㎎的﹣相邻解决方%案,适合低功耗高频率工作的CoC以及用于大容量存储≈器的三维通孔堆叠式结¥构。

  ?过去,SiP的主要优势m在于?很短⊥的开发?交付时间,但最近的可行性研究表明,SiP还能提供与SoC相似的性能。另外,SiP允许不同晶圆工艺的芯片存在于同一解决方案中,因此使得SiP不仅只是一种封装,而且是一个真正的系统。


关于更多sip系统内容,可以收藏本网页。胜金棋牌下载 用系统级方法实现SiP设计

sip系统sip系统
本文来自网络,不代表天津五金网立场,转载请注明出处:http://www.mgnqyz.com/mgnqyz/1044.html

作者: mgnqyz

联系我们

联系我们

0898-88881688

在线咨询: QQ交谈

邮箱: email@wangzhan.com

工作时间:周一至周五,9:00-17:30,节假日休息

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

关注微博
返回顶部