您的位置 首页 五金机械加工

晶振振荡电路

晶振振荡电路 ?   1 ?晶振的等效电气特性 ?本文引用?地址:http:√//www°.eepw??.co…

晶振振荡电路

?

  1 ?晶振的等效电气特性

?本文引用?地址:http:√//www°.eepw??.com.cn/arti1c?le/28250㏄8.?htm

℉  ?(1) 概念

  [1] ?晶片?,石英晶体或晶体≡、晶振、石英晶体谐振器

 @ 从一块石英晶体上按一定方位角切下?薄片。

  [2] 晶≧体振荡器

  在封≮装内部添加?IC组成?振荡电路的晶体元∷件称为晶体振荡器。

?  (2) 晶振的等效电路

﹥  

  Figure1. ∩晶?振的等效电路

  Fi$gure 1展示了晶振等效的电路。R是有效的串联电阻,L和∝C?分别是电感和电容动态元件。CP 是晶振电极的分流电容。

?  (3) 晶振等∑效电路⊙的特?殊状态

  Figure2是Figure 1电路中的阻抗频率图,*不分※析得出此图规律的过程(原理)。

  

  Figoure2. 晶振的阻抗VS? ?频率图

﹢  [1≒] 串联谐振频率

  根据Figure ∞2,当晶振工作在串联谐振(《?电路基础》)状态(XC=XL)*下时电路就似一个纯电阻电路。?串联谐振的频率为:

  

?

  [?2] 晶振振荡电路 并联谐振频率

 ? Figure 2中体现♀?了随着频率?小范?围的升高,Figure1所示电路出现了并联谐∠振。此时∮的频率为fa(不″分析电路产生并联谐振的过程)。

  [?3] 串联谐振与并联谐振之间?的∶频?率?并联C∨L的并联谐振

  Figure1所示电路有两个谐振点,≦以频率的高低分其中≌较低的频率为串?联谐振,较高∪的频率为并联谐﹤振。由℡于晶体自身的特性致使这两个频率的距离相﹣当的接近,?在这个<极窄的频率范围内(fs – ㎝fa),晶振等效为?一个电感(不分析WHY),所以只要晶振的两端并联?上合№适的电%容CL它就会组成新?的并联谐振电路。此时发生并◎联谐振的频率的计?算公式?为:

?

  

  MX-COM的所有的晶振振荡?器都推=荐使用晶振的并联谐振模式。

?  2 晶振电路的设计

?

  (1) 推荐的晶振振荡∈mol器电路

  

  Figure3. ?晶振振荡器设?计电℃路

 ? 图示中,没在?红方框之内部分⊿电路一般都被集成在芯片(如STM3210xxx)内部。若电阻部分没有被集成在芯片内部,则需要考虑将电阻部分加入。Rf的值在5?00K&Om+ega; ~? 2M&Ome?ga;£。

  图∥示的C1﹢,C ?2就是为晶振工作在并联谐振状态下得到?加载电容CL的电容。?关于最优的加载电容CL的计算公式为:

?

  

  ?其中C〒s是来自板子的干扰电容值,5pf可以作为一个典型值被带入以>上公?式中计算。

  (㎡∵2) 避免晶振振荡器的不稳定与¢启振问题

?⊕  选择合适的C21和C′2的值就能?够满足以上与CL的方程(整¥体的思路见3)。通常需要C1和C2μ的m值近似相等。C1?和/或C2的值较大时能够增加频率的稳定性,但会?减少回路增益并且可能会引起整个晶振振=荡器的起振问题。?

  R1的∏主要被?用来限制反相器(inverter)的输出,以保∧证晶振不被㏕过分驱动。R1和C1∣构成划分电压电路,C÷1和R1的取值要尽量使反相器的输≥出靠近轨到轨(指器件?的输入输出电压范围可以?达到电源电压)且使晶振的输?入要达到轨到轨的60%,通∴常的实践是是R1的?电阻与C1的容抗相等,如R1 约等于XC1。这使晶振的输入是反相器输出的一半。通常需要确保晶振分∟得的电压要在晶振所能承受的范围之?内,过分的驱动晶振会损害晶振。使用晶振是要参考?制造商的?推荐。?

  ㈱理想状况下,反相器会产生180&de‖g;的相位偏移≠,但反相器固有的延迟≤会导?致一个与这种延迟成某种比㏒例的额外的的一个相位£偏?移。为了确保在在控制×回路中产生3?60°的的相位偏?移,需要使π网络?(回路)⌒产生的相位偏移少于?18?0°。调节R1的?值就可以完成这个目标。在固定C1和C2的情况下,可以通过调节R1的值来更改闭环3增?益和相位偏移。%在某∫些应用中,遇到‰上述两种情况时R1也可被忽略?。

  一些mIC将提到的这些器件(Rf,?R1,C1,C2)都集成到了芯片内部,如此就可为晶振振荡电路的设计者?免去一些担忧。在这种情况下只¬需要将晶振简单的连接到芯片给出的两?个XTAL引脚上即可。

  提示:

  .?选择一个有效串联电阻较?小的晶振可以有利避免起振?时?的?问题,且增加回路增益。♂

  .缩短/板上的布?线路径可以减少干扰电容(Cs),这将有利于减小起?振问题,同时有利于±晶振振?荡电路频率的稳定性。

  .为了确⊥保×晶振振荡器起?振良好及振荡㎏频率的稳定性,需要在适用∷的温度和电压范围测试晶?振振荡器电路,必要时更改各器件的值≈。

  .优?化R31值的推荐方ml式是提前?计算出C1和C2的≯值并用·一个分压计代替R1,设置∽分压计的初始?值近似为XC1。在¤晶振起振和维持晶振振荡器稳定频率的条件㎞?下㎎,必要时?调整分压计。

  .要想设计出最好的晶振振荡电路,联系制造商了解?晶振的精确的特性再根据以上指标¥来设计。

  (3) 计算C1和?C2?的思路

  根据MCU的系统时钟(SYSCLK)或者与晶振振荡器关联的时钟需求值(芯片会告知)依据fa的计算公?℅式-计算出CL?,再有计算CL的公式和C1与C2近相等的原则得出C1和C2?的值。

  在为芯片设计晶振振荡器的电路时,首先?查?看与晶振相连引脚内部§都集成﹣了哪些部分,Rf与R1是否还需要?在㎜外㏑部设计。

关于更多晶振振荡电路内容,可以收藏本网页。助赢 晶振振荡电路的设计

晶振振荡电路晶振振荡电路
本文来自网络,不代表天津五金网立场,转载请注明出处:http://www.mgnqyz.com/mgnqyz/1125.html

作者: mgnqyz

联系我们

联系我们

0898-88881688

在线咨询: QQ交谈

邮箱: email@wangzhan.com

工作时间:周一至周五,9:00-17:30,节假日休息

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

关注微博
返回顶部