您的位置 首页 五金批发

嵌入式复习

嵌入式复习 一、引言 自《嵌入式系统设计师考试复习?笔记之存储管理篇》在嵌入式在线的博客出现后?,意外的得到很…

嵌入式复习

一、引言

自《嵌入式系统设计师考试复习?笔记之存储管理篇》在嵌入式在线的博客出现后?,意外的得到很多朋友㎏的关注和评论,收到不少※朋友的邮件,问一些有关∈考试的问题,希望得到我的复习笔记的其他部分。我非常感谢他们,他们的热切关注,使我有了继续往下写的无限动力,?使我萌生了将我以前的复习笔记考?试经验结合大纲教程并重新按《教程∟》的章节顺序整理一份适合考生复习的笔记手册,笔记后面再分析历年的真题,按章节考点找出相=关⊥的考题进行分析,希望能和有兴趣的人们一∷起讨论讨论。

本文引用地址:http://www.eepw.com.cn/article/149516.htm嵌入式系统设计师的一天考?试分为上午和下午部分?,两部分的考试方式、试题难度、考点分布和复习方法都是不同的?。这次我们讨论的?是嵌入式系统基础知识,我本人觉得,这部分出下午大题的可能性不×大,主要是分布在上午的75道选择题之中。从历年??的真题和考试大纲来看,上午的选择题主要考查一些基本概念,重要原理的理¢解,一◎些关键技术和一些重要的原理引×申出来的简单计?算。根据这些考试﹤特点,复习?的时候可以采用适当的策略,当然每个人的方法都是不﹥一样的,适合自己的办法才是最好的办法。方法大家可?以自己慢慢去体会,我的也不多说了,通?过笔记和真题分析就可以体现处理。对于很多关键的知识点和∣基本概念,除了记住?之外?还要彻底理解,否则¥出题的时候会进行一些变换,或?者引申一些计算,那么就算你?知道考那m个考点,?可能你也做不好。在复$习的过程中,你要记住:∵你不是要考一个很高的分数,而是要考﹣一㈱个通过的分数,在复习过程£中可以放弃一些内容,㎎只要保证在大部分基本概念,关键技术?,重要原理和历年考点上都把握住,能够拿到需?要的分数?就可以了。

二、复习笔记

1、嵌入≥式系统的定义

(1)定义:以应用为中心,以?计算机技术为基础,软硬件可裁剪,适应应用系统对功能、可靠性、成本、体积、功耗?严格要求的1专用计算机系统。

(2)嵌入式系统发展的4个阶段:无操?作系统阶段、简单操作系统?阶段≌、实时操作系统阶段、面向Internet阶段。(3)知识产权核(IP核):具有知识产权的、∨功能具体、接口规范、可在多个集成电路设计中重复使用的功能模块,是实现系统芯片(SOC)的基本构件。㏄(4±)IP核模块有行为、㎝结构和物理3级不同程度?的设计,对应?描述功能行为的不同可以分为三‖类:软核、固核、硬核。

2、嵌入式系统的组成:硬件层、中间层、系统软件层和应用软﹢件层

?

(1)硬件层:嵌入式微处理器、存储器、通用设备接㏑?口和I/O接口。

嵌入式核心模块=微处理器+电源?电路+时钟电路+存储器Cache:位?于主存和嵌?入式微处理器内核之间,存?放的是最近一段?时间微处∷理器使用最多的程序代码和数据。它的主要目标∶是减小存储器给微处理?器内核造成的存储器访问瓶颈,使处理速度更快。(2)中间层(也称为硬件抽3象层HAL或者板⊿级支√持包BSP):它将系统上层软件和底层硬件分离开来,使系统上层软件∠开发人员无需关系底层硬件的具体情况,根?∝据BSP层提供的?接口开发即可。﹣BSP有两个特点:硬件相关性和操?作系统相关性。设计一?个完整的BSP需≦要完成两部分工作:A、 嵌入式系统的硬件初始化和B?SP功能。片级初始化:纯硬件的初始化过程,把嵌入式微处㎞理器从上电的默认状态逐步设置成系统所要求的工作状态。板级初始化:包含软硬件两部分在内的初始化过程,为随后的系统初始化和应用程序建立硬件和软件的运行环境。系统级初始化:以?软件为主的初?始化过程,进行操作系?统的初始化。B、 设计硬件相关的设备驱动。(3)系统软件层:由RTOS、文件系统、GUI、网络系统及通用组件模⌒块组成。 ?RTOS是嵌入式?应用℉软件的基础和开发平台。(4)应用软件:由基于实¤时系统开?发的应用程序组成。

3、实时系统

(1)定义:能在指定或确定的时间内完成系统功能和对外部或内部、同步或异步时间做出响应的系统。

(2)区别∥:通用系统一般追求的是系统的平均响应时间和用户的使用方便;而实时系统主要考虑的是在最坏情况下的系统行为。(3?)特点:时℡间约束性〒、可预测性、可靠性、与外部环境的交互性。(4)硬实时(强实时):指应用的时间需求应能够得到完全满足,否则∪就造成重大安全?事‰故,甚至造成重大的生命财产损失和生态破?坏,如:航天、军事。(5)软实时(弱实时♂):指某些应用虽然提出了时间的要求,但实时任务偶尔违反这种需求对系统运行及环境不会造成严重≤影响,如:监控系统、实时信息采集系≡统。(6)任务的约束包括:时间约束、资源约束、执行顺序约束和?性?能约束。

?4、实时?系统的调度

?

(1)调度:给定一组实时任务和系统资源,确定每个任务何时何地执行的整?个过程。

(2)抢占式调度:通常是优先级驱动的调/度,如uCOS。优点是实时性好、反应快,调度∽算法相对简单,可以?保证高优先级任务的时间约束;缺点是上下文切换多。(3)非抢占式调度:通常是按时间片分2配的调度,不允许任务在执行期间被中断,任务一旦占用处理器就必须执行完毕或自愿放弃,?如WinCE。优点是上下文切换少;缺∧点是处理器有效资源?利用率低,可调度性不好。(4)静态表驱动策略:系统在运行前根据各任务的时?间约束及关联+关系,采用某种搜索策略生成mol一张运行时刻表,指明各任务的起始运行时刻及运行时间。(5)优先?级驱动策略:按照任务优先级的高低≠确定任务的执行顺序♀。(6)实时任务分类:周期任务、偶发任务、非周期任务。(7)实时系统的通用结构模型:数据采集任务实现传感器数据的采集,数据处理任№务处理采集的数据、并?将?加工后的数据送到执行机构管理任务控制机构执行。

5、嵌入式微处理器体系结ml构

(1)冯诺依曼结构:程序和数据共用一个存储空间,程序指令存储地m址和数据存?储地址指向同一个存储∩器的不同物理位置,采用单一的地址及数据总线,程序和数据的宽度相同。例?如:8086、ARM7、M÷IPS…

(2)哈佛结构:程序和数据是两个相互独立的存储器,每个存储器独立编址、独立访问,是一种将程序存储和数据存储分开的存储器结构。例如:AVR、ARM9、ARM10…(3)CISC与RISC的特点比?较?(参照教程22页)。 计算机执行程序所需要的时间P可以用下面公式计算: P=I×CPI×T

I:?高级语言程序编译后在机器上运行的指令∏数。

C>PI:为执行每条指令所需要的平均周期数。 T:每个机器周期的时间。(4)流水线的思想:在CPU中把一条指令的串行执行过程变为若干指令的子过程在CPU℅中重叠执行。(5)流水线的指标: 吞吐率:单位时间里≧流水线处理机流出的结果数?。如果流水线的子过程所用时间不一样长,则吞吐率应为最长子过程的倒⊕数。 建立时间:流水线开始工作到达最大吞吐率的时间。若m个子过程所用时间一样,均为t,则建立时间T=mt。(6)信息存储的字节顺序 A、存储器单位:字节(8位) B、字长决定了微处理器的寻址能?力,即虚拟地址空间的大μ小。 C、32位微处理器的虚拟地址空间位232,即?4GB。 D、小端字节顺序:低字节在内存低地址处,高字 ?节在内存高地址处。 E、大端字节顺序:高字节在内存?低地址处,低字节在内存高地址处。 F、网络设备的存储顺序问题取决于OSI模型底层中的数据链路?层。

6、逻辑电?路基础

(1)根据电路是否具有存储功能,将逻辑电路划分为§:组合?逻辑电路和时序逻辑电路。

(2)组合逻辑电路:电路在任一时刻的输出,仅取决于该时刻的输入信号,而与输入信号作用前电路的状态无关。常用的逻辑电路有译码器和多路选择器等。(3)时序逻辑电路:?电路任一时刻的输出不仅与该时刻的输入有关,而且还与该?时刻电路的状态有关。因′此,时序电路中必?须包含记忆元件。?触发器是构成时序逻辑电路的基础。常用的时序逻辑电路有寄存器和计数器等。(4)真值表、布尔代数、摩根定律、门电路的概念。(教程28、29页)(5)NOR(或非)%和NAND(与非)的门电路称为全能门电路,可以实现任何一种逻辑嵌入式复习函数。(6)译码器:多输入多输出?的组合逻辑网络。 每输入一?个*n位的二进制代码,在m个输出端中最?多有一个有效。 当m=2n是,为全译码;当∞m2n时,为部分译码-。(7)由于集成电路的高电平输出电流小,而低电平输?出电流相对比较大,采用集成门电路直接驱动LE<D时,较多采用㏕低电平?驱动方式。液晶七段字符显示器LCD利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。(8)时钟信号是时序逻?辑的基础,它用于决定逻辑单″元中的状态合适更新。同步是时钟控制系统中的主要制约条件。(9)在选?用触发器的时候,触发方式是必须考虑的因素。触发方式·有两种: 电平触发方式:具有结构简单的有点,常用来组成暂存器。 边沿触发方式:具有很强的抗数据端干扰能力,常用来∮组成寄存器㎡、计﹢数器等。

7、总线电路及信号驱动

(1)总线是各种信?号线的集合,是嵌入式系统中各部件?之间传送数据、地址和控制信息的公共通路。在同一时刻,每=条通路线路上*能够传输@一位二进制信号。按照总线所传送的信息类型,可?以分为:数据?总线(DB)≒、地址总线(AB)和控¥制总线(㎜CB)。

(2)总线的主要参数: 总线带宽:一定时间内总线上可以传送的数据量,一般用MByte/s表示。 总?线宽度:总线能同时传送℃的数据位数(bit),即人们常说∫的32位、6?4位等总线宽度的概念,也叫总线位宽。总线的位宽越宽,总线每秒数据传输率越大,也就是总线带宽越宽。 ?总线频率:工作时钟频率以MHz为单位,工作频?率越高,则总线工作速度越快,也即总线带宽越宽。 总线带宽 = 总线位宽×总线频率/8, 单位是MBps%。 常用总线:ISA总线、PC?I总线、IIC总线、SPI总线°、PC104总线和CAN总线等。(3)只有具有三态输出的设备才能够连接到数据总?线上,常用的三态门为输出缓冲器。(4)当总线上所接的负载超过总?线的负载能力时,必须在£总线和负≮载之间加?接缓冲器或驱动器,最常用的是三态缓冲器,其作用是驱动和隔离。(5)采用总线复用技术可以实现数据总线和地址总线的共用。但会带来两个问题: A、需要增加外部电路对总线信号进行复用解耦,例如:地址锁存∴器。 B、总线速度相对非复用3总线系统低。(6)两类总?线通信协议:同步方式、异步方式。(7)对总线仲裁问题的解决是以优先级(优先权)的概念为基础。

?8、电平转换电路

(1)数字?集成电路?可以分为两大类:双极型集成电路(TTL)、金属氧化物半导体(MO?S)。

o(2㏒)CM?OS电路由于其静态功耗?极低,工作速度较高,?抗干扰能力较强,被广泛使用。(3)解决⊙TTL与CMOS电路接口困难的办法是在TTL电路输出端与电源之间接一上拉电?阻R,上拉电阻R的取∑值由TTL的≈高电平输出漏电流IOH来决定,不同系列的TTL应选用不同的R≯值。

9、可编程逻辑器¬件基础(具体参见教程51到61页)

这方面的内容,从总体上有个概念性的认识应该就可以了。

关于更多嵌入式复习内容,可以收藏本网页。大乐透投注技巧 嵌入式考试笔记之嵌入式系统基础知识复习笔记

嵌入式复习嵌入式复习
本文来自网络,不代表天津五金网立场,转载请注明出处:http://www.mgnqyz.com/mgnqyz/1599.html

作者: mgnqyz

联系我们

联系我们

0898-88881688

在线咨询: QQ交谈

邮箱: email@wangzhan.com

工作时间:周一至周五,9:00-17:30,节假日休息

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

关注微博
返回顶部